

NEC 技報

NEC TECHNICAL JOURNAL

●昭和56年10月26日発行●通巻145号

Vol.34 No.9

海外向けデジタル交換システム小特集

普通論文

- | | | |
|---------------------------------|-----|--|
| ファクシミリ蓄積変換装置(STOC) | 86 | 金子春生・小橋 亨・佐藤英雄・森 克彦・藤本 寛・瀬戸口 敏・永井正大・大島敏男・内山 啓・高島 宏・伊藤民夫・福岡 茂 |
| 24時間無停止運転システムの設計 | 94 | 渡辺 修・佐藤 勲・山岡秀知・西野雅実・西山博喜・山口真人 |
| N6300モデル50Nの製品強化 | 102 | 日比野吉弘・近藤政博・桑原昭夫・高橋 宏・三枝千冬・熊谷瑛一・野村静雄 |
| 音声合成マイクロコンピュータ μ PD1770シリーズ | 106 | 青山 宏・大浦利雄・東福祐之・磯崎智明・五十嵐初日出 |
| N7633(B)磁気テープ装置 | 113 | 岸上功夫・南 茂雄・伊藤克彦・長岡二郎・大橋健洋 |
| 新積層セラミックコンデンサ | 115 | 森 信義・河村正昭・米沢正智 |

Papers

- | | | |
|---|-----|---|
| Facsimile Storage and Conversion Equipment | 86 | Haruo Kaneko, Tohru Kohashi, Fusao Sato, Katsuhiko Mori, Hiroshi Fujimoto, Takashi Setoguchi, Masamoto Nagai, Toshio Oshima, Satoru Uchiyama, Hiroshi Takashima, Tamio Itō, Shigeru Fukuoka |
| Design of Non-stop Operation System for Iron and Steel Production Control | 94 | Osamu Watanabe, Isao Sato, Hidechika Yamaoka, Masami Nishino, Hiroki Nishiyama, Makoto Yamaguchi |
| New Products of N6300 Model 50N Intelligent Terminal | 102 | Yoshiro Hibino, Masahiro Kondo, Akio Kuwabara, Hiroshi Takahashi, Chifuyu Saegusa, Eiichi Kumagai, Sizuo Nomura |
| Single Chip 8 Bit Speech Synthesis Microcomputers μ PD 1770 Series | 106 | Hiroshi Aoyama, Toshio Oura, Sachi-yuki Toufuku, Tomoaki Isozaki, Hatsuchide Igarashi |
| N7633(B) Magnetic Tape Unit | 113 | Isao Kishinoue, Shigeo Minami, Katsuhiko Ito, Jiro Nagaoka, Takehiro Ohashi |
| New Monolithic Ceramic Capacitors | 115 | Nobuyoshi Mori, Masaaki Kawamura, Masatomo Yonezawa |

音声合成マイクロコンピュータ μ PD1770 シリーズ

Single Chip 8 Bit Speech Synthesis Microcomputers μ PD 1770 Series

青山 宏* 大浦 利雄* 東福 祐之*
Hiroshi Aoyama Toshio Oura Sachi-yuki Toufuku

磯崎 智明* 五十嵐 初日出*
Tomoaki Isozaki Hatsuhide Igarashi

要 旨

μ PD1770 シリーズは独創的な音声素片合成方式によって音声・楽器音・擬音・効果音・メロディを低ビットレートで高品質に合成できる 8 ビットシングルチップ音声合成マイクロコンピュータです。音声合成に適したアーキテクチャとなっており、音声合成中も制御や演算を実行でき、強力な命令を豊富に持ってあり、多目的な I/O ポート機能によって種々のシステムを構成でき、広い応用分野に対応することができます。

The μ PD1770 series are the single chip 8-bit speech synthesis microcomputers which can synthesize speech sounds, musical sounds, imitation sounds, effective sounds and melody of high quality in spite of low bit rates by original speech synthesis system using sound segments.

Since the μ PD1770 series have the architecture adaptable to speech synthesis and can execute control and computation during synthesizing the sounds and have many strong instructions and can constitute various systems by the function of multi-purpose I/O ports, these would be able to match various applications.

1. ま え が き

1978年秋に米国のテキサス・インスツルメント (TI) 社の "Speak & Spell" ¹⁾ が発表された時から本格的な音声合成時代がスタートしました。その後 LPC 方式の TI 社を追って数社より PARCOR 方式、正弦波重畳方式、LSP 方式、フォルマント方式、音素合成方式の音声合成 LSI が発表され²⁾、汎用のマイクロコンピュータを使用した素片編集方式³⁾も発表されています。

また、擬音発生専用の IC やメロディ発生専用の IC もあります。

市場のユーズとしては音声合成専用、擬音発生専用、メロディ発生専用という音発生以外には何もできないという不満や、多チップ構成のコスト高への不満、AMP、フィルタ等の外付部品を多く必要とする等の不満がありました。そのような市場のニーズにマッチするようなアーキテクチャを考えて μ PD1770 シリーズを開発しました。ここでは本シリーズの音声素片合成方式、特徴、アーキテクチャ、命令体系、製品系列、デバイステクノロジー、システム構成、応用分野について説明します。

2. 音声素片合成方式

μ PD1770 シリーズの音声素片合成方式の原理を図 1 に示します。順序データに従って正規化音声素片データ、エンベロープデータ、ピッチデータが順次読み出され、ピッチデータによってサンプリング周波数が可変され、サンプリング毎に正規化音声素片とエンベロープデータを乗算して D/A コンバータに次々と出力していくことによって音声を合成する方式であり、サンプリング周波数可変方式の音声素片合成方式です。音声テーブルの形で音声データを共通に何回も使用可能、エンベロープや基本周波数の形を時間軸に対




図 1 音声合成の原理

Fig. 1 Principle of speech synthesis.




図 2 原音波形
Fig. 2 Actual speech waveforms.




図 4 原音拡大波形
Fig. 4 Magnified waveforms of actual speech.




図 3 合成音声波形
Fig. 3 Synthesized speech waveforms.




図 5 合成音声拡大波形
Fig. 5 Magnified waveforms of synthesized speech.

して自由に可変，エンベロープは更にピーク値も可変，正規化音声素片は繰り返し回数も自由に可変，順序テーブルもサブルーチン化可能であるため，他の音声素片合成方式よりも高データ圧縮率の低ビットレートで高品質の音声を合成できます。

図 2 に「ライトをけしましょう」の原音波形を示し，合成音声波形を図 3 に示します。合成音のエンベロープを原音と同じにすると，エンベロープの変化が大きい部分で合成波形の急激な振幅変化によって異音が発生することがあるので，原音に比べてエンベロープがなめらかになるようにしています。ノイズ部については原音よりもエンベロープをかなり小さくしていますが，合成音のノイズは強く聞こえるので原音と合成音が同じ大きさで聞こえるようなエンベロープをつけています。

次に原音波形の一部を拡大した波形を図 4 に，合成音声波形で同じ部分を拡大した波形を図 5 に示します。原音波形は 1 波形ごとに形が変化していますが，合成音声波形は原音の類似した波形が繰り返し出ている部分から 1 つの波形を選び，時間軸に対して 32 分割した正規化音声素片データにエンベロープをつけサンプリング周期を原音に合うようにして数波形繰り返し出力して合成しています。

3. μ PD1770 シリーズ

3.1 特徴

μ PD1770 シリーズの主な特徴を列記します。

- シングルチップ 8 ビット音声合成マイクロコンピュータ
- 音声，楽器音，擬音，効果音，メロディを合成できるサンプリング周波数可変方式による音声素片合成方式
- 演算，制御が音声合成中も実行可能
- 0.2~5 K bit/sec の低ビットレートで高品質の音声合成可能で，男声より女声の方が低ビットレート
- ROM 容量が大きいほど，データの圧縮率が良く低ビットレート
- 法則合成により 100 bit/sec の超低ビットレートも可能
- ソフト処理にて合成するので，音声合成の自由度が大きい
- 音声用のハードウェアは小さく，コストパフォーマンスが良い
- 187種の強力なインストラクション (ROM 外付型は191種)
- インストラクションサイクル 1.54 μ s ($f_{osc}=5.185$ MHz 時) で高速
- サンプリング周波数 最大 20 kHz ($f_{osc}=5.185$ MHz 時)
- プログラムメモリ ROM 内蔵型は 64 K ビットまで内蔵可能
ROM 外付型は 1 M ビットまで外付け可能
- データメモリ 64 Byte 内蔵
- 8 ビットの ALU
- 8 レベルのスタック
- 内部 3 種と外部 1 種のインターラプト
- スピーカを直接駆動できる 9 ビットの D/A コンバータ内蔵
- 音声最大出力 (32~64 Ω 負荷) TYP. 200 mW

- 外付ボリュームにより直接に音声出力の可変が可能
- AMP 外付も可能
- \overline{WR} , \overline{RD} 信号を入出力できる多目的 8 ビット 2 組の I/O ポート
- 他のマイコンや CPU からのコントロール可能
- 周辺デバイスのコントロール可能
- マルチ CPU 構成可能
- 表示およびキーマトリクス構成可能
- クロック発振回路内蔵
- 5 V または 6 V 単一電源で動作

3.2 アーキテクチャ

μ PD1770 シリーズは経済性を追求しながら、音声合成の自由度が大きくなるようにソフト処理による音声合成ができるアーキテクチャになっています。そして種々の応用に対応できるようなシングルチップ 8 ビットの音声合成マイクロコンピュータになっています。 μ PD1770 シリーズのアーキテクチャを図 6 に示します。

音声を実タイムに合成する必要がありますので、処理スピードを高速にするために ROM の 1 語は 16 ビット構成になっています。以下にアーキテクチャ上の特徴的な部分について述べます。

プログラムメモリは 1 語が 16 ビット構成の ROM で、音声合成ソフトウェア、音声テーブル、ユーザプログラムが入ります。ROM 内蔵型は 8 K ビットまたは 48 K ビットですが、ROM 外付型では 1

M ビットの ROM まで可能です。

データメモリは 64 バイトの RAM で、32 バイトまでが直接アドレッシングが可能です。8 レベルのスタックレジスタとしても使用されます。テーブル番地やテーブルデータ、音声パラメータのストアやカウンタとしても使用されます。処理スピードを高速にするため 16 ビット単位と 8 ビット単位の 2 種類の書込みと読み出しができます。

内部データバス (DB) は 16 ビットのバスで、16 ビットのアドレス情報の転送と 8 ビット単位のデータ転送に使用され、8 ビット単位のデータ転送にはデータバスの下位 8 ビットが使用されます。

演算部は 8 ビットの ALU と 8 ビットのアキュムレータ、7 ビットの被乗数レジスタ、5 ビットの乗数レジスタ等からなり、音声素片合成方式に必要な乗算処理等の演算を実行します。

タイマは 8 ビットのプログラマブルタイマで、分周比レジスタのデータによってトーン割込み周波数の最大値が $f_{osc}/512$ になるよう分周比の範囲で分けて制御します。

ランダムジェネレータ (RG) は 7 ビットのポリノミナルカウンタで擬似ランダムデータを発生します。

バイナリカウンタは 9 ビット構成で一定期間毎のノイズ割込み信号とタイム割込み信号を発生するタイマです。

モードレジスタ (MODE) は 10 ビット構成のレジスタで多目的 I/O




図 6 μ PD 1770 シリーズのブロック図
Fig. 6 Block diagram of μ PD 1770 series.

ポートのモード選択や割込みのマスク、音声素片の分割モード指定、ノイズ割込み周波数指定、ノイズ符号モード指定を行います。

割込み制御回路はトーン、ノイズ、タイムの内部3種類と外部1種類の割込み優先順位の制御を行い、割込みアドレスを発生し、割込み処理ルーチンに導きます。割込みレベルは1レベルとなっています。

多目的の8ビット2組のI/Oポートはモードレジスタの2ビットMD₇(IF)とMD₆(OUT)により表1に示すような4種類のI/Oポート機能があり、用途によってプログラムできます。PAポートは8ビットの擬似双方向ポートで出力モードまたはデータバスI/Oモードになります。

PBポートは8ビットの擬似双方向ポートで入力モード、出力モード、被コントロールモードでの制御信号入力(PB₇~PB₃)と出力(PB₂~PB₀)、コントロールモードでの制御信号出力があります。PBポートはプルアップ抵抗を内蔵しており、8ビットのレジスタの出力を出します。被コントロールモードの時は、リード信号ライト信号の制御信号によって他のマイコンやCPUからμPD1770シリーズのPAポートのラッチに対し、リード・ライトを行ってコントロールします。PBポートのPB₄とPB₃端子は他の制御入力としても使用され、PB₂~PB₀端子はBUSY信号や他の制御出力信号としても使用できます。

μPD1770シリーズから他の周辺デバイスをコントロールするコントロールモードの場合は、 \overline{WR} 信号、 \overline{RD} 信号、ALE信号をソフト処理にてそれぞれPB₆、PB₅、PB₄から出力し、周辺デバイスに対してリード・ライトを行います。

D/Aコンバータは9ビットの電流出力型のD/Aコンバータであり、D/Aコンバータの出力端子間に接続したスピーカを直接駆動することができます。テスト端子も兼用しているCH1端子に流れる電流を可変することによって音量を調整できます。

またプログラムによって単極性出力を出すことができます。

表1 I/Oポートの機能
Table 1 Function of I/O ports.

MD ₇ (IF)	MD ₆ (OUT)	PAポート機能	PBポート機能	用途
0	0	OUT	IN	キースキャンモード (PA…キーストロ ープ出力 PB…キーマトリ クス入力)
0	1	OUT	OUT	表示モード (PA…セグメント 出力 PB…ディジット 出力)
1	0	DB(IN/OUT)	PB ₇ …IN PB ₂ …OUT (CS, WR, RD 入力, BUSY 出力)	被コントロールモード (PA…DB, PB…制御 信号入力出力 他のCPU, マイコン がコントロール)
1	1	DB(IN/OUT)	OUT (RD, WR, ALE他出力)	コントロールモード (PA…DB, PB…制御 信号出力 他のデバイスをコン トロール)

ON・OFF回路はチップの電源のON/OFFを制御する回路です。リセット入力端子の \overline{AC} 端子からリセット信号が与えられるとリセットされてオープンドレイン出力の \overline{PWON} 端子がONし、外付のトランジスタをONしてチップのほとんどの電源を供給し、発振が始まり、プログラムがスタートします。そして音声を出した後にプログラムによって \overline{PWON} 端子の出力をオフにすることにより、外付のトランジスタをOFFして、パワーオフ状態になり、電力消費を1万分の1程度に低減してむだな電力を節減します。

また回路を全てテストできる様、テスト端子を設けております。

3.3 命令体系

ROM内蔵型のμPD1771CとμPD1774Cは強力で豊富な187命令を実行でき、ROM外付型のμPD1777GとエバリュエーションチップのμPD1770Bは191命令を実行できます。

命令は全て16ビットの1ワード命令で、命令実行サイクルはテーブル参照命令とテーブルデータによる間接コール命令は2マシンサイクルかかりますが、それ以外の命令は全て1マシンサイクルで実行でき非常に高速で処理できる命令体系となっています。従って従来のマイクロコンピュータでは実現できなかった音声、楽器音、擬音、効果音、メロディがプログラムで任意に合成できるようになりました。演算による分岐はスキップ方式による分岐であります。算術論理演算命令やデータ転送命令は豊富にあり、ジャンプ命令やコール命令も4Kワード内をダイレクトにアドレッシングできるので効率が良いプログラムを組むことができ、高速に処理を実行できます。

次に特徴的な命令について説明します。

(1) 32進/64進加算命令

モードレジスタによって32進加算か64進加算かが選択され、ワーキングレジスタに4ビットのイミューディエトデータを加算します。32進加算の場合はワーキングレジスタの下位5ビットのみに加算し、5ビット目のキャリー出力の有無を判定します。64進加算の場合はワーキングレジスタの下位6ビットのみに加算し、6ビット目のキャリー出力を判定します。

音声素片の32進や64進のアドレス歩進に使用し、前記のキャリー出力があれば、1波形分のサンプリングを終了したことを意味します。従来のマイクロコンピュータの命令に対して約9倍の速さで実行でき、ROMの使用ワード数も約1/15になり、音声素片合成方式には欠かせない命令の一つです。

(2) 乗算命令

7ビットの被乗数レジスタXと5ビットの乗数レジスタYの乗算を実行する命令で、連続5回この命令を実行すると、乗算が完了します。(被乗数レジスタXの内容)×(乗数レジスタYの内容)÷2⁵が7ビット精度でアキュムレータにストアされます。乗数レジスタは5ビットですので最大5マシンサイクルで乗算が終了し、特別な乗算器を持たないでALUを使用しますので、少ないハードウェアで高

速に乗算できます。

通常、被乗数レジスタには正規化音声素片のサンプリングデータの絶対値をストアし、乗数レジスタにはエンベロープデータをストアし、この乗算命令によって正規化音声素片データがエンベロープデータにより AM 変調されたデータを得ることができます。

(3) 混合命令

この命令はワーキングレジスタにストアしたトーンデータとアキュムレータにストアしたノイズデータを各々の符号が同符号なら加算をし、異符号なら減算をして大小関係を判定して符号を決定します。この混合命令を従来のソフトで実行しようとするると10倍以上のマシンサイクルを必要としますが、この命令によりわずか1マシンサイクルで非常に高速に演算でき、ROM 使用ワード数も約1/15になります。

(4) テーブル参照命令

データメモリ中の直接アドレッシング可能なワーキングレジスタのペアを16ビット構成の16組のペアレジスタとし、ペアレジスタにストアされているアドレスデータで0000番地から 7FFF 番地にある ROM のバイト単位のテーブルデータを読み出し、アキュムレータ、被乗数レジスタとトーン符号レジスタ TS、乗数レジスタのいずれかにストアします。

μ PD1777G と μ PD1770B は8000番地から FFFF 番地までのテーブルを参照できる命令も持っておりますので、64 K ワードの全ての ROM 領域にあるテーブルを参照できます。

(5) 間接コール命令

直接アドレッシング可能なペアレジスタにストアされているアドレスデータで0000番地から 7FFF 番地にあるワード単位のテーブルデータを読み出し、そのテーブルデータが先頭番地となるようサブルーチンコールするテーブルデータによる間接コール命令です。

μ PD1777G と μ PD1770B は8000番地から FFFF 番地にあるテーブルを参照できる間接コール命令も持っています。

3.4 製品系列

μ PD1770 シリーズの製品系列は表 2 に示すようになっていま

表 2 μ PD1770シリーズの製品系列
Table 2 μ PD1770 Microcomputers.

品名	ROM容量	パッケージ
μ PD1771C	8 Kbit ROM内蔵	28Pin Mold DIP
μ PD1774C	48Kbit ROM内蔵	28Pin Mold DIP
μ PD1777G	1 MbitまでROM外付	64Pin Mold QUIP
μ PD1770B	1 MbitまでROM外付の エパチップ	64Pin CeramicQUIP

す。 μ PD1771C と μ PD1774C は ROM 内蔵型の1チップ型で、 μ PD1777G は 1 M ビットまでの ROM 外付型、 μ PD1770B は 1 M ビットまでの ROM を外付できるエパリュエーションチップです。ROM 内蔵型はピンコンパチブルで、上記以外に 64 K ビットまでの ROM を内蔵した製品も開発できます。

3.5 デバイステクノロジー

μ PD1770 シリーズはNチャンネルシリコンゲート E/DMOS 技術で作られております。

写真 1 は μ PD1774C のチップ写真です。写真 2 は μ PD1777G と μ PD1770B のチップ写真です。 μ PD1774C の素子数は約36,700個です。単一 5 V または 6 V で動作しますので、ハンディタイプのものから大きなシステムの中まで広い分野に使用できます。




写真 1 μ PD 1774C のチップ写真
Photo 1 Microphotograph of μ PD 1774C.
(Chip size: 4.83mm×7.09mm)




写真 2 μ PD 1777G と μ PD 1770B のチップ写真
Photo 2 Microphotograph of μ PD 1777G and μ PD 1770 B.




図 7 D/A コンバータの出力特性
Fig. 7 Output characteristics of D/A converter.

図 7 にスピーカを直接駆動できる符号付き 8 ビットの電流型 D/A コンバータの出力特性を示します。テスト端子兼用の CH1 端子に流すレファレンス電流に対する (負荷インピダンス) × (音声最大出力電流)² で表わす音声最大出力と歪率についての標準的な例を示しております。

3.6 システム構成

μ PD1770 シリーズは多目的の I/O ポートを持っていますので、シングルチップシステムからマルチチップシステムまで種々のシステムを構成することができます。

図 8 はシングルチップシステムの構成例です。図 9 はマイコンや CPU からコントロールされるマルチチップシステム構成例です。

3.7 応用分野

μ PD1770 シリーズが組み込まれる応用分野には次のようなものが考えられます。

家庭電器製品	オフィスコンピュータ	ファクシミリ
自動販売機	パーソナルコンピュータ	複写機
玩具	コンピュータ端末	電卓
自動車	キャッシュレジスタ	音声翻訳器
電話	音声案内装置	電子楽器
警報装置	音声応答装置	作曲機

3.8 開発ツール

EVAKIT-1770 とアセンブラがプログラム開発ツールとして用意されており、音声自動解析できるような音声解析ツールも開発中です。




図 8 シングルチップシステム構成例
Fig. 8 Example of single-chip system.




図 9 マルチチップシステム構成例
Fig. 9 Example of multi-chip system.

4. むすび

音声合成に対する市場のニーズは強く、 μ PD1770 シリーズを市場のニーズにマッチングするよう開発してきました。

音声合成の応用は種々考えられますが、爆発的には採用されていません。その理由としては音声合成 LSI の価格が高いことも一因であり、音声合成によるメリットよりもコストアップによるデメリットがまだ大きいのだと思われます。しかし、デバイス技術の進歩と音声分析・合成技術の進歩により来年以降は本格的に採用されていくことと思います。コストパフォーマンスで他の音声合成 LSI よりも抜群に良い μ PD1770 シリーズが、広い分野に大量に使用されることを期待しております。

参考文献

- 1) R. Wiggins et al.: "Three-chip system synthesizes human speech" Electronics, p. 109, Aug. 31, 1978.
- 2) 「市場に揃う各種の音発生用 LSI」, 日経エレクトロニクス, 1981年1月19日号, p. 129.
- 3) 浜田ほか: 「「しゃべる自販機」の合成音声について」, 情処学会, マイコン研究会資料, 11-2, 1980-3.

筆者紹介



Hiroshi Aoyama
あおやま ひろし
青山 宏



Toshio Oura
おおうら としお
大浦 利雄 昭和45年, 富山大学工学部電気工学科卒業。同年, 日本電気(株)入社。電卓用, テレビゲーム用, 音声合成用 MOS LSI の開発に従事。現在, 集積回路事業部マイクロコンピュータ・デバイス部主任。電子通信学会会員。



Sachiyuki Toufuku
とうふく さちゆき
東福 祐之



Tomoaki Isozaki
いそざき ともあき
磯崎 智明



Hatsuhide Igarashi
い が ら し は つ ひ で
五十嵐初日出

Single Chip 8 Bit Speech Synthesis Microcomputers μ PD1770 Series

(pp106~113)

Hiroshi AOYAMA

...

Toshio OURA

Graduated from Toyama University in 1970. He joined NEC in 1970, and has been engaged in the development of MOS LSIs of calculator, TV games, Speech Synthesizer. He is now Supervisor of Microcomputer Devices Department, IC Division. He is a member of the Institute of Electronics and Communication Engineers of Japan.

Sachiyuki TOUFUKU

...

Tomoaki ISOZAKI

...

Hatsuhide IGARASHI

...