



# 3章 インストラクション

1 chip型のROM内蔵のものは187命令で、EVACHIP及びROM外付型は191命令有ります。

全て1ワード(16ビット)命令で命令実行サイクルはテーブル参照命令は2マシンサイクルですが、それ以外は全て1マシンサイクルであり、非常に高速にリアルタイムに素片合成方式の音声合成ができる命令体系になっています。

## 3.1 インストラクションでの記号

A	アキュムレータ
STK	スタックレジスタ (12ビット 又は 16ビット)
PC	プログラムカウンタ (12ビット 又は 16ビット)
H	データポインタ (6ビット)
(H)	データポインタH指定のメモリ内容 (8ビット)
Rr	イミディエイトデータr指定のレジスタ (8ビット)
PRr.	イミディエイトデータr指定のペアレジスタ (16ビット)
SP	スタックポインタ (3ビット)
(SP)	スタックポインタ指定のメモリー内容 (16ビット)
X	Xレジスタ (被乗数レジスタ, 7ビット)
Y	Yレジスタ (乗数レジスタ, 5ビット)
N	Nレジスタ (分周比レジスタ, 8ビット)
MD1	モードレジスタ上位3ビット (MD5~7)
MD&	モードレジスタ下位7ビット (MD0~4,8,9)
MD	モードレジスタ (MD0~7 8ビット)
RG	擬似ランダムジェネレータ (7ビット)
DA	DAコンバータラッチ (符号+8ビット)
PA	PAポート (I/Oポート) ラッチ
PB	PBポート (I/Oポート)
TS	トーンサイン
NS	ノイズサイン
SS	サウンド出力サイン
FL&	フラグ&
r	イミディエイトデータ (3~8ビット, 12ビット)
r	レジスタ指定のイミディエイトデータ (5ビット)
A'	アキュムレータ退避レジスタ
(Rr)	ペアレジスタ PRrで指定されたプログラムメモリ (ROM)の内容
+	加算 C5 5ビット目キャリー出力
-	減算 C6 6ビット目キャリー出力
^	論理積 C5INH 5ビット目から6ビット
v	論理和 目へのキャリーを禁止
サ	排他的論理和
Ca	8ビット目キャリー有
Bo	8ビット目ボロ有 C5or C6 INH-- 5ビット目から
Z	演算結果ニ&
Ca	8ビット目キャリー無
Bo	8ビット目ボロ無
Z	演算結果キ&
Z	6ビット目へのキャリーから6ビット目から7ビット目へのキャリーを禁止

命令	ニーモニック	命令コード													HEXA				オペレーション	スキップ条件	マシンスイッチ	コメント		
		D <sub>15</sub>	D <sub>14</sub>	D <sub>13</sub>	D <sub>12</sub>	D <sub>11</sub>	D <sub>10</sub>	D <sub>9</sub>	D <sub>8</sub>	D <sub>7</sub>	D <sub>6</sub>	D <sub>5</sub>	D <sub>4</sub>	D <sub>3</sub>	D <sub>2</sub>	D <sub>1</sub>	D <sub>0</sub>	H					E	X
イデータ転送命令	MVI R <sub>r</sub> , N	0	1	0	←	←	←	←	←	←	←	←	←	←	←	←	4+T <sub>2</sub>	T <sub>1</sub>	n <sub>2</sub>	n <sub>1</sub>	R <sub>r</sub> ← N		1	R <sub>r</sub> は R 指定のレジスタ
	MVI (H), N	0	0	1	1	0	0	1	0	←	←	←	←	←	←	←	3	2	n <sub>2</sub>	n <sub>1</sub>	(H) ← N			H 指定のデータメモリー
	MVI A, N	0	0	1	1	0	1	0	0	0	←	←	←	←	←	←	3	4	n <sub>2</sub>	n <sub>1</sub>	A ← N			アキュムレータ
	MVI H, N	0	0	1	1	1	0	0	0	0	0	0	←	←	←	←	3	8	n <sub>2</sub>	n <sub>1</sub>	H ← N			データポインタ6ビット
	MVI MDI, N	0	0	1	1	0	0	0	1	←	N	→	0	0	0	0	3	1	2n	0	MDI ← N			MDI = MD <sub>5-7</sub>
	MVI MDO, N	0	0	1	0	0	0	0	1	0	←	←	←	←	←	←	2	1	n <sub>2</sub>	n <sub>1</sub>	MDO ← N			MDO = MD <sub>8</sub> ~ MD <sub>11</sub>
データ転送命令	MOV N, A	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	2	0	1	N ← A				
	MOV X, A	0	0	0	0	0	1	0	0	0	0	0	1	0	0	0	2	0	8	X ← A			TSには転送しない	
	MOV (H), A	0	0	0	1	0	1	1	0	0	0	0	0	0	0	1	6	0	7	(H) ← A				
	MOV A, (H)	0	0	0	1	0	1	0	0	0	0	0	0	1	0	1	4	0	5	A ← (H)				
	XCHG (H), A	0	0	0	1	0	1	1	0	0	0	0	0	1	0	1	6	0	5	(H) ↔ A				
	MOV R <sub>r</sub> , A	0	0	0	1	0	0	1	←	←	←	←	←	←	←	1	2+T <sub>2</sub>	T <sub>1</sub>	7	R <sub>r</sub> ← A				
	MOV A, R <sub>r</sub>	0	0	0	1	0	0	0	←	←	←	←	←	←	←	1	T <sub>2</sub>	T <sub>1</sub>	5	A ← R <sub>r</sub>				
	XCHG R <sub>r</sub> , A	0	0	0	1	0	0	1	←	←	←	←	←	←	←	1	2+T <sub>2</sub>	T <sub>1</sub>	5	R <sub>r</sub> ↔ A				
	MOV R <sub>r</sub> , H	0	0	0	1	0	0	1	←	←	←	←	←	←	←	1	2+T <sub>2</sub>	T <sub>1</sub>	2	R <sub>r</sub> ← H				
	MOV H, R <sub>r</sub>	0	0	0	1	0	0	0	←	←	←	←	←	←	←	1	T <sub>2</sub>	T <sub>1</sub>	A	H ← R <sub>r</sub>				
XCHG R <sub>r</sub> , H	0	0	0	1	0	0	1	←	←	←	←	←	←	←	1	2+T <sub>2</sub>	T <sub>1</sub>	A	R <sub>r</sub> ↔ H					
MOV Y, R <sub>r</sub>	0	0	0	1	0	0	0	←	←	←	←	←	←	←	1	T <sub>2</sub>	T <sub>1</sub>	0	Y ← R <sub>r</sub>			Yは5ビット		
MOV X, RG	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	8	X ← RG			RGはポリアドレスカウンタ		
回命令	RAR	0	0	0	0	1	0	0	0	0	0	0	1	0	0	4	0	4	A ← RRT					
	RAL	0	0	0	0	1	0	0	0	0	0	0	1	0	0	4	0	8	A ← LRT					
入出力命令	IN PA	0	0	0	0	1	0	0	0	0	0	0	0	1	0	4	0	1	A ← PA			} 入力 PAポート PBポート		
	IN PB	0	0	0	0	1	0	0	0	0	0	0	0	1	0	4	0	2	A ← PB					
	OUT PA	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	2	PA ← A			} 出力 PAポート PBポート		
	OUT PB	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	4	PB ← A					
	OUT DA	0	0	0	0	1	0	1	0	0	0	0	0	1	0	5	0	2	DA ← A				D/Aコンバータに出力	
乗算命令	MUL1	0	0	0	0	1	0	1	0	0	0	0	1	0	0	5	0	4	MULT1 (A ← RS(A) if Y <sub>6</sub> =0, Y ← RS(A) if Y <sub>6</sub> =1)					
	MUL2	0	0	0	0	1	0	1	0	0	0	1	1	0	0	5	0	C	MULT2 (A ← RS(A) if Y <sub>6</sub> =0, Y ← RS(A+X) if Y <sub>6</sub> =1)					
混合命令	MIX R <sub>r</sub>	0	0	0	1	0	1	0	←	←	←	←	←	←	1	4+T <sub>2</sub>	T <sub>1</sub>	9	A ← R <sub>r</sub> ± A, SS ← TS ∨ B <sub>0</sub>			R <sub>r</sub> = A の同符号 → ADD " 異符号 → SUB		

命令群	ニーモニック	命令コード											HEXA	オペレーション	スキップ条件	マシナリ	コメント								
		D <sub>15</sub>	D <sub>14</sub>	D <sub>13</sub>	D <sub>12</sub>	D <sub>11</sub>	D <sub>10</sub>	D <sub>9</sub>	D <sub>8</sub>	D <sub>7</sub>	D <sub>6</sub>	D <sub>5</sub>						D <sub>4</sub>	D <sub>3</sub>	D <sub>2</sub>	D <sub>1</sub>	D <sub>0</sub>			
テーブル	TBLO A,(Rr)	0	0	0	1	1	0	0	←	r	→	0	0	0	1	1	8+r <sub>2</sub>	r <sub>1</sub>	1	A←(PRr) <sub>0</sub> <small>(PC<sub>15</sub>←R, R←PRr) A←PRr-7 (ODF=0) A←PRr-15 (ODF=1)</small>		2	(PRr)は16ビット出力 (PRr)≠8EV→ODF=0 (PRr)≠8EV→ODF=1		
	TBLO X,(Rr)	0	0	0	1	1	0	0	←	r	→	0	0	1	0	1	8+r <sub>2</sub>	r <sub>1</sub>	2	X←(PRr) <sub>0</sub> <small>(PC<sub>15</sub>←0) X←PRr-7 (ODF=0) X←PRr-15 (ODF=1)</small>		2	Xは7ビット TSはトーン符号		
	TBLO Y,(Rr)	0	0	0	1	1	0	0	←	r	→	0	1	0	0	1	8+r <sub>2</sub>	r <sub>1</sub>	4	Y←(PRr) <sub>0</sub> <small>(PC<sub>15</sub>←0) Y←PRr-4 (ODF=0) Y←PRr-12 (ODF=1)</small>		2			
参照命令	TBLI A,(Rr)	0	0	0	1	1	0	1	←	r	→	0	0	0	1	1	A+r <sub>2</sub>	r <sub>1</sub>	1	A←(PRr) <sub>0</sub> <small>(PC<sub>15</sub>←1, R←PRr) A←PRr-7 (ODF=0) A←PRr-15 (ODF=1)</small>		2	(PRr)は16ビット出力 (PRr)≠EVEN→ODF=0 (PRr)≠ODD→ODF=1		
	TBLI X,(Rr)	0	0	0	1	1	0	1	←	r	→	0	0	1	0	1	A+r <sub>2</sub>	r <sub>1</sub>	2	X←(PRr) <sub>0</sub> <small>(PC<sub>15</sub>←1, R←PRr) X←PRr-7 (ODF=0) X←PRr-15 (ODF=1)</small>		2			
	TBLI Y,(Rr)	0	0	0	1	1	0	1	←	r	→	0	1	0	0	1	A+r <sub>2</sub>	r <sub>1</sub>	4	Y←(PRr) <sub>0</sub> <small>(PC<sub>15</sub>←1, R←PRr) Y←PRr-4 (ODF=0) Y←PRr-12 (ODF=1)</small>		2			
ジャンプ	JMP n	0	1	1	0	←	n	→	6	n <sub>3</sub>	n <sub>2</sub>	n <sub>1</sub>	JPN (PC←n)		7	PC <sub>12-15</sub> 変らず									
	JPP n	0	0	1	0	0	0	0	←	n	→	0	0	0	0	2	0	n	0	JPP n (PC <sub>12-15</sub> ←n)		7	ページジャンプ PC <sub>12-15</sub> 変らず		
	JMPA	0	0	0	0	0	1	0	1	0	0	0	0	0	0	0	1	0	5	0	1	JPA (PC <sub>0-7</sub> ←A)		7	PC <sub>0-15</sub> 変らず
	JMPFZ n	0	0	1	0	1	0	0	0	←	n	→	2	8	n <sub>2</sub>	n <sub>1</sub>	FLOJR (if FLO=0, PC←n) (if FLO=1, PC←PC+1)		7	PC <sub>0-15</sub> 変らず FLRリセット					
コール命令	CALL n	0	1	1	1	←	n	→	7	n <sub>3</sub>	n <sub>2</sub>	n <sub>1</sub>	JSN (PC <sub>0-11</sub> ←n, PC <sub>12-15</sub> ←0) (SP)←PC+1, SP←SP+1		7	必ず0ページへコール。 PC+1は16ビット									
	CALLO (Rr)	0	0	0	1	1	0	0	←	r	→	1	0	0	0	1	8+r <sub>2</sub>	r <sub>1</sub>	8	PC←(PRr) <sub>0</sub> <small>(PC<sub>15</sub>←0) PC←PRr-7 (ODF=0) PC←PRr-15 (ODF=1)</small> (SP)←PC+1, SP←SP+1		2	テーブル参照コール命令。 PC+1は16ビット		
	CALLI (Rr)	0	0	0	1	1	0	1	←	r	→	1	0	0	0	1	A+r <sub>2</sub>	r <sub>1</sub>	8	PC←(PRr) <sub>0</sub> <small>(PC<sub>15</sub>←1) PC←PRr-4 (ODF=0) PC←PRr-12 (ODF=1)</small> (SP)←PC+1, SP←SP+1		2	テーブル参照コール命令。 PC+1は16ビット		
リターン	RET	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	8	0	0	RET (SP←SP-1, PC←(SP))		1	} コール命令の リターン
	RETS	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	1	0	8	0	1	RET+1 (SP←SP-1, PC←(SP)) NEXT ADR SKIP	○無条件	1	
	RETI	0	0	0	0	1	0	0	1	0	0	0	0	1	1	1	1	0	9	0	F	RETI (SP←SP-1, PC←(SP)) INT R. 3 (R2←SKIP)		1	
その他の命令	STF	0	0	0	0	0	0	0	0	0	0	0	0	1	0	1	0	0	0	5	FLO S		7	222リセット	
	OFF	0	0	0	0	0	1	1	0	0	0	0	0	0	0	1	0	0	6	0	2	PW OFF		7	パワ-OFF命令
	NOP	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	NOP		7	

命令	ニーモニック	命令コード																HEXA				オペレーション	スキップ条件	マシナリ	コメント	
		D <sub>15</sub>	D <sub>14</sub>	D <sub>13</sub>	D <sub>12</sub>	D <sub>11</sub>	D <sub>10</sub>	D <sub>9</sub>	D <sub>8</sub>	D <sub>7</sub>	D <sub>6</sub>	D <sub>5</sub>	D <sub>4</sub>	D <sub>3</sub>	D <sub>2</sub>	D <sub>1</sub>	D <sub>0</sub>	8		n <sub>2</sub>	n <sub>1</sub>					
演算命令 (アキュムレータ)	ADI A, n	1	0	0	0	0	0	0	0	← n								8	0		n <sub>2</sub>	n <sub>1</sub>	A ← A + n		1	
	ANDI A, n				0	0	0	1	0									8	2				A ← A ∧ n			
	SBI A, n				0	0	1	0	0									8	4				A ← A - n			
	ORI A, n				0	0	1	1	0									8	6				A ← A ∨ n			
	ADIS A, n				0	1	0	0	0									8	8				A ← A + n	Ca		
	ANDIS A, n				0	1	0	1	0									8	A				A ← A ∧ n	Z		
	SBIS A, n				0	1	1	0	0									8	C				A ← A - n	Bo		
	XORI A, n				0	1	1	1	0									8	E				A ← A ⊕ n			
	TADINC A, n				1	0	0	0	0									9	0				A + n	Ca		
	TANDINZ A, n				1	0	0	1	0									9	2				A ∧ n	Z		
	TSBINC A, n				1	0	1	0	0									9	4				A - n	Bo		
	TSBINZ A, n				1	0	1	1	0									9	6				A = n	≠		
	TADIC A, n				1	1	0	0	0									9	8				A + n	Ca		
	TANDIZ A, n				1	1	0	1	0									9	A				A ∧ n	Z		
TSBIC A, n				1	1	1	0	0									9	C				A - n	Bo			
TSBIZ A, n				1	1	1	1	0									9	E				A = n	=			
演算命令 (モジュールレジスタ)	ADI MDI, n	1	0	0	0	0	0	0	1	← n								8	1	2n	0	MDI ← MDI + n			MDI は MD <sub>5</sub> ~7 だけ である。 MD <sub>5</sub> = EXT INTE MD <sub>6</sub> = OUT MD <sub>7</sub> = IF <del>n = n1 x 20H</del>	
	ANDI MDI, n				0	0	0	1	1									8	3			MDI ← MDI ∧ n				
	SBI MDI, n				0	0	1	0	1									8	5			MDI ← MDI - n				
	ORI MDI, n				0	0	1	1	1									8	7			MDI ← MDI ∨ n				
	ADIS MDI, n				0	1	0	0	1									8	9			MDI ← MDI + n	Ca			
	ANDIS MDI, n				0	1	0	1	1									8	B			MDI ← MDI ∧ n	Z			
	SBIS MDI, n				0	1	1	0	1									8	D			MDI ← MDI - n	Bo			
	XORI MDI, n				0	1	1	1	1									8	F			MDI ← MDI ⊕ n				
	TADINC MD, n				1	0	0	0	1	← n								9	1	n <sub>2</sub>	n <sub>1</sub>	MD + n	Ca		MD は MD <sub>0</sub> ~7 NSF 1, NSF 2 は除く MD <sub>0</sub> = 64/32 MD <sub>1</sub> = TONE INTE MD <sub>2</sub> = NSF INTE MD <sub>3</sub> = NSF MD <sub>4</sub> = TIME INTE	
	TANDINZ MD, n				1	0	0	1	1									9	3			MD ∧ n	Z			
	TSBINC MD, n				1	0	1	0	1									9	5			MD - n	Bo			
	TSBINZ MD, n				1	0	1	1	1									9	7			MD = n	≠			
	TADIC MD, n				1	1	0	0	1									9	9			MD + n	Ca			
	TANDIZ MD, n				1	1	0	1	1									9	B			MD ∧ n	Z			
TSBIC MD, n				1	1	1	0	1									9	D			MD - n	Bo				
TSBIZ MD, n				1	1	1	1	1									9	F			MD = n	=				

命令群	ニーモニック	命令コード																H	E	X	A	オペレーション	スキップ条件	マシンの	コメント			
		D <sub>15</sub>	D <sub>14</sub>	D <sub>13</sub>	D <sub>12</sub>	D <sub>11</sub>	D <sub>10</sub>	D <sub>9</sub>	D <sub>8</sub>	D <sub>7</sub>	D <sub>6</sub>	D <sub>5</sub>	D <sub>4</sub>	D <sub>3</sub>	D <sub>2</sub>	D <sub>1</sub>	D <sub>0</sub>											
イミュー データ エントリ データ メモリ 演算 術 論理	ADI (H), n	1	0	1	0	0	0	0	0									n	A	0				(H) ← (H) + n				
	ANDI (H), n					0	0	1											A	2				(H) ← (H) ∧ n				
	SBI (H), n					0	1	0											A	4				(H) ← (H) - n				
	ORI (H), n					0	1	1											A	6				(H) ← (H) ∨ n				
	ADIS (H), n					1	0	0											A	8				(H) ← (H) + n	Ca			
	ANDIS (H), n					1	0	1											A	A				(H) ← (H) ∧ n	Z			
	SBIS (H), n					1	1	0											A	C				(H) ← (H) - n	Bo			
	XORI (H), n					1	1	1											A	E				(H) ← (H) ⊕ n				
	TADINC (H), n					1	0	0	0										B	0				(H) + n	Ca			
	TANDIZ (H), n					0	0	1											B	2				(H) ∧ n	Z			
	TSBINC (H), n					0	1	0											B	4				(H) - n	Bo			
	TSBINZ (H), n					0	1	1											B	6				(H) = n	≠			
	TADIC (H), n					1	0	0											B	8				(H) + n	Ca			
	TANDIZ (H), n					1	0	1											B	A				(H) ∧ n	Z			
	TSBIC (H), n					1	1	0											B	C				(H) - n	Bo			
TSBIZ (H), n					1	1	1											B	E				(H) = n	=				
イミュー データ エントリ データ ポインタ 演算 術 論理	ADI H, n	1	0	1	0	0	0	0	1	0	0						n	A	1				H ← H + n				n は 6 ビット	
	ANDI H, n					0	0	1										A	3				H ← H ∧ n					
	SBI H, n					0	1	0										A	5				H ← H - n					
	ORI H, n					0	1	1										A	7				H ← H ∨ n					
	ADIS H, n					1	0	0		1	1							A	9	C+n <sub>2</sub>			H ← H + n	Ca				
	ANDIS H, n					1	0	1		0	0							A	B	n <sub>2</sub>			H ← H ∧ n	Z				
	SBIS H, n					1	1	0										A	D				H ← H - n	Bo				
	XORI H, n					1	1	1										A	F				H ← H ⊕ n					
	TADINC H, n					1	0	0	0	1	1							B	1	C+n <sub>2</sub>			H + n	Ca				
	TANDIZ H, n					0	0	1		0	0							B	3	n <sub>2</sub>			H ∧ n	Z				
	TSBINC H, n					0	1	0										B	5				H - n	Bo				
	TSBINZ H, n					0	1	1										B	7				H = n	≠				
	TADIC H, n					1	0	0		1	1							B	9	C+n <sub>2</sub>			H + n	Ca				
	TANDIZ H, n					1	0	1		0	0							B	B	n <sub>2</sub>			H ∧ n	Z				
	TSBIC H, n					1	1	0										B	D				H - n	Bo				
TSBIZ H, n					1	1	1										B	F				H = n	=					

命令群	ニーモニック	命令コード												HEXA				オペレーション	スキップ条件	マシナブル	コメント				
		D <sub>15</sub>	D <sub>14</sub>	D <sub>13</sub>	D <sub>12</sub>	D <sub>11</sub>	D <sub>10</sub>	D <sub>9</sub>	D <sub>8</sub>	D <sub>7</sub>	D <sub>6</sub>	D <sub>5</sub>	D <sub>4</sub>	D <sub>3</sub>	D <sub>2</sub>	D <sub>1</sub>	D <sub>0</sub>					E	r <sub>2</sub>	r <sub>1</sub>	n
演算命令 (レジスタ)	ADI Rr, n	1	1	1	0	0	0	0	← r →			← n →			E	r <sub>2</sub>	r <sub>1</sub>	n	Rr ← Rr + n		1	n は 4 ビット			
	ADIS Rr, n				0	0	1										E	2+			Rr ← Rr + n	Ca			
	SBI Rr, n				0	1	0										E	4+			Rr ← Rr - n				
	SBIS Rr, n				0	1	1										E	6+			Rr ← Rr - n	Bo			
	TADINC Rr, n				1	0	0										E	8+			Rr + n	Ca			
	TADIC Rr, n				1	0	1										E	A+			Rr + n	Ca			
	TSBINC Rr, n				1	1	0										E	C+			Rr - n	Bo			
	TSBIC Rr, n	↓		↓	1	1	1										E	E+			Rr - n	Bo			
	ADIS Rr, n	1	1	1	1	0	0	0									F				Rr ← Rr + n (C <sub>5</sub> INH)				
ADIMS Rr, n				0	0	1										F	2+			Rr ← Rr + n (C <sub>5</sub> or C <sub>6</sub> INH)	C <sub>5</sub> or C <sub>6</sub>		MD 64/32 = MD <sub>0</sub>		
TADIS Rr, n	↓		↓	1	0	0										F	8+ ↓	↓	↓	Rr + n	C <sub>5</sub>	↓			
モタ命令	MON	0	0	0	0	0	0	1	0	0	0	0	0	0	0	1	0	1	0	1	MONI ← SP	ML <sub>7</sub> → INTR ML <sub>6</sub> → INTF ML <sub>5</sub> → INTF ML <sub>4</sub> → INTF ML <sub>3</sub> → SKIPF ML <sub>2</sub> → SP <sub>2</sub>			EVACHIP モーター用命令.

命令	ニーモニック	命令コード																HEXA				オペレーション	スキップ条件	コメント
		D <sub>15</sub>	D <sub>14</sub>	D <sub>13</sub>	D <sub>12</sub>	D <sub>11</sub>	D <sub>10</sub>	D <sub>9</sub>	D <sub>8</sub>	D <sub>7</sub>	D <sub>6</sub>	D <sub>5</sub>	D <sub>4</sub>	D <sub>3</sub>	D <sub>2</sub>	D <sub>1</sub>	D <sub>0</sub>	C	r <sub>2</sub>	r <sub>1</sub>	0			
算術演算命令 (アキュムレータレジスタ間)	AD A, Rr	1	1	0	0	0	0	0	←r→	0	0	0	0	C	r <sub>2</sub>	r <sub>1</sub>	0	A ← A + Rr		1				
	AND A, Rr					0	0	1						C	2+		0	A ← A ∧ Rr						
	SB A, Rr					0	1	0						C	4+		0	A ← A - Rr						
	OR A, Rr					0	1	1						C	6+		0	A ← A ∨ Rr						
	ADS A, Rr					1	0	0						C	8+		0	A ← A + Rr	Ca					
	ANDS A, Rr					1	0	1						C	A+		0	A ← A ∧ Rr	Z					
	SBS A, Rr					1	1	0						C	C+		0	A ← A - Rr	Bo					
	XOR A, Rr					1	1	1						C	E+		0	A ← A ⊕ Rr						
	TADNC A, Rr					1	0	0	0						D			0	A + Rr	Ca				
	TANDZ A, Rr					1	0	0	1						D	2+		0	A ∧ Rr	Z				
	TSBNC A, Rr					0	1	0						D	4+		0	A - Rr	Bo					
	TSBNZ A, Rr					0	1	1						D	6+		0	A = Rr	≠					
	TADC A, Rr					1	0	0						D	8+		0	A + Rr	Ca					
	TANDZ A, Rr					1	0	1						D	A+		0	A ∧ Rr	Z					
	TSBC A, Rr					1	1	0						D	C+		0	A - Rr	Bo					
	TSBZ A, Rr	↓	↓	↓	↓	1	1	1				↓	↓	D	E+		0	A = Rr	=					
AD Rr, A	1	1	0	0	0	0	0	0				1	0	0	0	0	C			8	Rr ← Rr + A			
AND Rr, A					0	0	1							C	2+		8	Rr ← Rr ∧ A						
SB Rr, A					0	1	0							C	4+		8	Rr ← Rr - A						
OR Rr, A					0	1	1							C	6+		8	Rr ← Rr ∨ A						
ADS Rr, A					1	0	0							C	8+		8	Rr ← Rr + A	Ca					
ANDS Rr, A					1	0	1							C	A+		8	Rr ← Rr ∧ A	Z					
SBS Rr, A					1	1	0							C	C+		8	Rr ← Rr - A	Bo					
XOR Rr, A					1	1	1							C	E+		8	Rr ← Rr ⊕ A						
TADNC Rr, A					1	0	0	0						D			8	Rr + A	Ca					
TANDZ Rr, A					1	0	0	1						D	2+		8	Rr ∧ A	Z					
TSBNC Rr, A					0	1	0							D	4+		8	Rr - A	Bo					
TSBNZ Rr, A					0	1	1							D	6+		8	Rr = A	≠					
TADC Rr, A					1	0	0							D	8+		8	Rr + A	Ca					
TANDZ Rr, A					1	0	1							D	A+		8	Rr ∧ A	Z					
TSBC Rr, A					1	1	0							D	C+		8	Rr - A	Bo					
TSBZ Rr, A	↓	↓	↓	↓	1	1	1				↓	↓	D	E+		8	Rr = A	=						

命令群	ニーモニック	命令コード																H	E	X	A	オペレーション	スキップ条件	マシナリ	コメント
		D <sub>15</sub>	D <sub>14</sub>	D <sub>13</sub>	D <sub>12</sub>	D <sub>11</sub>	D <sub>10</sub>	D <sub>9</sub>	D <sub>8</sub>	D <sub>7</sub>	D <sub>6</sub>	D <sub>5</sub>	D <sub>4</sub>	D <sub>3</sub>	D <sub>2</sub>	D <sub>1</sub>	D <sub>0</sub>								
算術演算命令	AD A, (H)	1	1	0	0	0	0	0	0	0	0	0	0	0	0	0	1	C	0	0	1	A ← A + (H)		1	
	AND A, (H)				0	0	1											C	2	0	1	A ← A ∧ (H)			
	SB A, (H)				0	1	0											C	4	0	1	A ← A - (H)			
	OR A, (H)				0	1	1											C	6	0	1	A ← A ∨ (H)			
	ADS A, (H)				1	0	0											C	8	0	1	A ← A + (H)	Ca		
	ANDS A, (H)				1	0	1											C	A	0	1	A ← A ∧ (H)	Z		
	SBS A, (H)				1	1	0											C	C	0	1	A ← A - (H)	Bo		
	XOR A, (H)				1	1	1											C	E	0	1	A ← A ⊕ (H)			
	TADNC A, (H)				1	0	0	0										D	0	0	1	A + (H)	Ca		
	TANDNZ A, (H)				0	0	1											D	2	0	1	A ∧ (H)	Z		
	TSBNC A, (H)				0	1	0											D	4	0	1	A - (H)	Bo		
	TSBNZ A, (H)				0	1	1											D	6	0	1	A = (H)	≠		
	TADC A, (H)				1	0	0											D	8	0	1	A + (H)	Ca		
	TANDZ A, (H)				1	0	1											D	A	0	1	A ∧ (H)	Z		
TSBC A, (H)				1	1	0											D	C	0	1	A - (H)	Bo			
TSBZ A, (H)	1	1	0	0	0	0										1	D	E	0	1	A = (H)	=			
アキュムレータ・データメモリ間	AD (H), A	1	1	0	0	0	0									1	C	0	0	9	(H) ← (H) + A				
	AND (H), A				0	0	1										C	2	0	9	(H) ← (H) ∧ A				
	SB (H), A				0	1	0										C	4	0	9	(H) ← (H) - A				
	OR (H), A				0	1	1										C	6	0	9	(H) ← (H) ∨ A				
	ADS (H), A				1	0	0										C	8	0	9	(H) ← (H) + A	Ca			
	ANDS (H), A				1	0	1										C	A	0	9	(H) ← (H) ∧ A	Z			
	SBS (H), A				1	1	0										C	C	0	9	(H) ← (H) - A	Bo			
	XOR (H), A				1	1	1										C	E	0	9	(H) ← (H) ⊕ A				
	TADNC (H), A				1	0	0	0									D	0	0	9	(H) + A	Ca			
	TANDNZ (H), A				0	0	1										D	2	0	9	(H) ∧ A	Z			
	TSBNC (H), A				0	1	0										D	4	0	9	(H) - A	Bo			
	TSBNZ (H), A				0	1	1										D	6	0	9	(H) = A	≠			
	TADC (H), A				1	0	0										D	8	0	9	(H) + A	Ca			
	TANDZ (H), A				1	0	1										D	A	0	9	(H) ∧ A	Z			
TSBC (H), A				1	1	0										D	C	0	9	(H) - A	Bo				
TSBZ (H), A	1	1	0	0	0	0										D	E	0	9	(H) = A	=				




### 3.6. 乗算命令

MUL 1 (Multiply Accumulator Contents by Y Register Contents)

if  $Y_0 = 0$ ,  $A \leftarrow RS(A)$  and  $Y \leftarrow RS(Y)$

if  $Y_0 = 1$ ,  $A \leftarrow A$  and  $Y \leftarrow RS(Y)$

もし YレジスタのLSB  $Y_0$ が"0"なら、アキュムレータを1ビット  
 ライトシフトし、Yレジスタも1ビットライトシフトします。  
 もし YレジスタのLSB  $Y_0$ が"1"なら、アキュムレータはそのま  
 ま、Yレジスタは1ビットライトシフトします。  
 ライトシフトされたアキュムレータ及びYレジスタのMSBには"0"  
 が入り、そのLSBは切り捨てられます。  
 次のように命令を実行すると、アキュムレータの値は およそ



$(A) \times 1/2$  (Yレジスタの下位から MUL 1 命令数分に含れるビット個数) となります。  
 (ライトシフトされて切り捨てられた"1"が誤差になって現れます。)

MUL 2 (Multiply X Register Contents by Y Register Contents)

if  $Y_0 = 0$ ,  $A \leftarrow RS(A)$  and  $Y \leftarrow RS(Y)$

if  $Y_0 = 1$ ,  $A \leftarrow RS(A + X)$  and  $Y \leftarrow RS(Y)$

もし YレジスタのLSB  $Y_0$ が"0"ならば、アキュムレータの内容  
 を1ビットライトシフトし、Yレジスタも1ビットライトシフト  
 します。  
 もし、YレジスタのLSB  $Y_0$ が"1"ならば、アキュムレータの内容  
 と Xレジスタの内容を加算して、その結果を1ビットライトシフ  
 トしてアキュムレータにストアします。Yレジスタも1ビットラ  
 イトシフトします。  
 ライトシフトされたアキュムレータ及びYレジスタのMSBには  
 "0"が入り、そのLSBは切り捨てられます。

次のようにMUL2命令を5個使用してXとYを乗算させると

```

MVI A, 00
TBL 0 X, R0
TBL 0 Y, R2
MUL2
MUL2
MUL2
MUL2
MUL2
    } MUL2 命令数: 最大 5個
    
```

(X) × (Y/32) がアキュムレータに演算結果としてストアされます。アキュムレータのMSBには"0"がストアされます。

例えば X = 7FH (1111111) とすると  
 Y = 1FH (0111111) とすると

	1111111 (X)	
Y <sub>0</sub>	X 0111111 (Y)	
1	00111111	--- 1回目のMUL2結果
1	+ 1111111	--- *2回目のMUL2結果
1	01011110	--- *3回目のMUL2結果
0	+ 1111111	--- *4回目のMUL2結果 (Y <sub>0</sub> =0なのでAは1ビットシフトされる)
0	01010110	--- *5回目のMUL2結果


A = 5BH (0101011) になります。

X = 7FH, Y = 1FH の場合は A = XY = 7BH になり乗算結果の最大値です。

通常Xレジスタにはトーン波形状データ(素片データ)の絶対値, YレジスタにはエンベロープデータをストアさせてMUL2命令をYレジスタのビット数だけ実行すればトーン波形状データがエンベロープデータでAM変調された結果を得る事ができます。


また擬似ノイズデータに対してもエンベロープデータと乗算する事によりAM変調された結果を得る事ができます。

○乗算用加算 --- 乗数レジスタ Y の LSB が 0 なら アキュムレータ を 1 ビット ライト シフト して アキュムレータ に ストア し、乗数レジスタ Y も 1 ビット ライト シフト する。乗数レジスタ Y の LSB が 1 なら アキュムレータ と被乗数レジスタ X を加算 して 1 ビット ライト して アキュムレータ に ストア し、乗数レジスタ Y も 1 ビット ライト シフト する。これを Y レジスタ の ビット 数 だけ 行 々 行 々 すれば 乗算 が 完了 した こと になります。つまり 最大 5 マシン サイクル で 乗算 を 終了 し、加算 の もの に 比べ て 非常 に 高速 です。



○32進・64進モード切替えによる32/64進数加算とキャリー判定

モードレジスタに64/32進切替え用フリップフロップがあり、特殊命令により、そのフリップフロップによって6ビット目のキャリー出力C6を上位へ上げるのを禁止するか、5ビット目のキャリー出力C5を上位へ上げるのを禁止するかを選択し、C5又はC6の判定も同時に行ないます。



従って 9 倍 の 速 さ で 演算 を 実行 でき ROM 使用 ワード 数 も 1/15 に な り ます

# 3.7 混合命令


MIX Rr (Mix Tone Data with Noise Data)

$$A \leftarrow R_r \pm A, \quad SS \leftarrow TS \vee (B_0 \text{ or } C_0) \text{ if } TS = NS \quad \text{ADD}$$

$$\text{if } TS \neq NS \quad \text{SUB}$$


(r = 0 ~ 1FH)

もし、トーン符号TSとノイズ符号NSが一致していれば、イメージ  
 イエト・データr (0 ~ 1FH) で指定されたレジスタRrとアキュ  
 ムレータを加算して、アキュムレータにストアされ、トーン符号T  
 Sはサウンド符号SSにロードされます。  
 もし、トーン符号TSとノイズ符号NSが不一致であれば、レジスタ  
 Rrからアキュムレータを減算し、その結果をアキュムレータにスト  
 アし、もしレジスタRrのデータがアキュムレータの値より小さけ  
 れば、ALUよりボローB<sub>0</sub>が発生し、トーン符号TSを反転してサ  
 ウンド符号SSにロードし、もしレジスタRrのデータがアキュムレ  
 ータのデータ以上の場合は、ボローB<sub>0</sub>が発生しないので、トーン符  
 号TSがそのままサウンド符号SSにロードされます。レジスタRr  
 にはトーン出力データ、アキュムレータにはノイズ出力データをあらかじめスト  
 アしておいて下さい。また加算した結果、キャリーがでないようなデ  
 ータ構成(例えばRr, A共にMSBが"0"の状態、つまり7ビット  
 データ)にて行なって下さい。もし8ビット構成の場合はキャリー  
 が出てSSにはTSの反転データが入ります。但し、一方が0の場合は初限りでない。  
 本命令のみがサウンド符号SSを決定する命令です。  
 本命令実行後にOUT DA実行を実行する場合はOUT DAで説  
 明した動作になります。



○ トーン・ノイズ混ぜ合わせ用加減算 (混合命令)

トーン出力データとノイズ出力データを混合する場合に使用します。ノイズ出力データがアキュムレータにストアされており、トーン出力がワーキングレジスタ (RAMの R0~R1F) にストアされている場合にトーン±ノイズの演算を実行することができますのでトーン出力データとノイズ出力データの混ぜ合わせをすることができます。



乗算の結果得られたトーン出力の7ビットがアキュムレータ A にストアされており、その符号がトーン符号レジスタ TS にストアされている。また乗算されたノイズ出力の7ビットは RAM のレジスタにストアされており、ノイズ符号は NSS によって決定され、モードレジスタの1ビットの NSS が 0 であれば、ノイズ符号は 0 で (正) になり、NSS が 1 であれば、ノイズ符号は1マシサイクル毎に 0 (正) → 1 (負) → 0 (正) → 1 (負) とバイナリーに変化します。

A ← Rn ± A という混合命令が出ると、AD/SB が 1 になり TS と NS の EXOR 出力が ALU の SUB 入力に入り、同符号であれば EXOR 出力が 0 となり加算、異符号ならば EXOR 出力が 1 となり減算を実行します。そして加算の場合は符号が変化しませんのでサウンド符号レジスタ SS にはトーン符号レジスタ TS が入ります。Co 出力はトーン(7ビット) + ノイズ(7ビット)なので 0 になります。そしてトーン + ノイズ出力がアキュムレータにストアされます。

また減算の場合にはトーン・ノイズとなりトーンがノイズより絶対値が小さければ Co よりボローがでますので TS が反転されて SS に入り符号が反転され、アキュムレータには補数がストアされます。また減算でトーンがノイズより絶対値が大きければ Co よりボローは出ず、TS がそのまま SS に入り符号は反転されずアキュムレータにも

トーンノイズの減算結果がストアされます。

その後でOUT DAという命令を実行すると、アキュムレータからDAコンバータのラッチへデータが転送され、サイン(混合符号)SSよりD/Aコンバータの符号ラッチに転送され、TS出力とSS出力のEXOR出力が"1"であればALUのCよりボローが出たということになり、アキュムレータが補数になっていることがわかり、アキュムレータからD/Aコンバータへラッチされた後でEXORゲートにより"1"の補数もとることによりレベルを正常にするようになっている。正確にD/Aコンバータに送るには"2"の補数をとらなければならないが8ビットD/Aコンバータの精度からみて1の補数でも全く問題がない。(1ビットが狂うだけである。)

この一連の混合演算命令を従来のソフトのみで実行しようとすると10倍以上のマシンサイクル数が必要でリアルタイムに音声出力を出すのは困難であり、この混合命令は非常に高速でわずかに1マシンサイクルで演算を処理してしまいます。また実行のためのROM使用ワード数も1/15位になります。

- キャリー ボロー、演算結果が0であったり、その反対であったりすると、命令によりSKIPフリップフロップに"1"をセットし、次の命令をNOPにしてSKIPします。
- 演算はデータメモリ(RAM)及びアキュムレータ(A)をソース及びディストネーション及びその逆の関係にして演算できますのでアキュムレータをソースにするだけのシステムと比較して、直接メモリーに対し演算ができますのでソフトウェアの軽減と、高速演算が可能になっています。

## 2.11.2 テンポラリー・ラッチ (TEMP1, TEMP2)

- TEMP1, TEMP2はそれぞれALUのA入力及びB入力に入力されるテンポラリー・ラッチで8ビット構成になっています。
- データバスのデータをALUに入力するラッチとして使用されます。

### 3.8 テーブル参照命令


○テーブル参照命令は割り込みプログラム中か、割り込みが絶対入らないプログラム中で実行するようにして下さい。

TBL @ A, (Rr) (Move Table Data to Accumulator)


$A \leftarrow (PRr)_0$       $STK \leftarrow PC+1, PC_{15} \leftarrow 0$      \*1マシ  
 $(r = 0 \sim 1FH)$       $PC_{0 \sim 14} \leftarrow RS(PRr)$      \*1マシ  
 $A \leftarrow M_{0 \sim 7}$ , if  $(PRr) = \text{EVEN}$      \*2マシ  
 $A \leftarrow M_{15}$  if  $(PRr) = \text{ODD}$      \*1マシ

データメモリ中にある  $r$  ( $0 \sim 1FH$ ) 指定のレジスタ  $PRr$  にストアされているアドレスデータで  $0000 \sim 7FFFH$  番地のプログラムデータメモリ (ROM) を指定し、その 8 ビット単位のテーブルデータをアキュムレータに転送するテーブル参照命令です。1 マシンサイクル目において PC はインクリメントされて  $STK$  にストアされ、イミディエイトデータ ( $0 \sim 1FH$ ) で指定されたレジスタ  $PRr$  の 16 ビットのデータを 1 ビットライトシフトして  $PC_{0 \sim 14}$  に転送し  $PC_{15}$  には 0 がストアされます。  $PRr$  の内容の LSB は奇数フリップフロップ ODF にストアされます。

2 マシンサイクル目において、奇数フリップフロップ ODF が 0 つまり  $(PRr)$  が偶数なら テーブルデータ 16 ビットの下位 8 ビット  $M_{0 \sim 7}$  がアキュムレータに転送されます。奇数フリップフロップ ODF が 1 つまり  $(PRr)$  が奇数なら テーブルデータ 16 ビットの上位 8 ビット  $M_{8 \sim 15}$  がアキュムレータに転送されます。そして  $STK$  より PC にアドレスデータが転送されますので本命令の次のアドレスに進みます。



(注) レジスタ  $PR_0, PR_1$  は共に  $R_1, R_0$  を指し、同一です。従ってレジスタの数は 16 個です。



TBLQ X, (Rr) (Move Table Data to X Register and TS Flip Flop)


$X \leftarrow (PRr)_0$

$STK \leftarrow PC+1, PC_{15} \leftarrow \&$   
 $PC_{0-14} \leftarrow RS(PRr)$

( $r = \& \sim 1FH$ )

$X \leftarrow \pi_0 \sim \pi_6, TS \leftarrow \pi_7, \text{if } (PRr) = \text{EVEN} \cdot PC \leftarrow STK$   
 $X \leftarrow \pi_8 \sim \pi_{14}, TS \leftarrow \pi_{15}, \text{if } (PRr) = \text{ODD}$

$r$  ( $\& \sim 1FH$ ) 指定のポアレジスタ  $PRr$  にストアされているアドレスデータにより指定されたテーブルデータを Xレジスタ及びビットオン符号フリップフロップ TS に転送するテーブル参照命令で、 $\&\&\&\& \sim 7FFF$  番地にある 8 ビット単位の トーン波形 (素片) データの符号を TS に、その絶対値 7 ビットを Xレジスタに転送します。TBLQ A, (PRr) 命令と同様な動作によりテーブルデータ転送先がアキュムレータの代わりに



XレジスタとTSフリップフロップとなり、8ビットデータのうち下位7ビットがXレジスタに、MSBがTSフリップフロップに転送されます。トーン波形データ (素片データ) をテーブル参照する場合にこの命令を使用します。

TBLQ Y, (Rr) (Move Table Data to Y Register)

$Y \leftarrow (PRr)_0$

$PC_{15} \leftarrow \&$

( $r = \& \sim 1FH$ )


$PC_{0-14} \leftarrow RS(PRr)$

$Y \leftarrow \pi_0 \sim \pi_4 \text{ if } (PRr) = \text{EVEN}$

$Y \leftarrow \pi_8 \sim \pi_{12} \text{ if } (PRr) = \text{ODD}$

$r$  ( $\& \sim 1FH$ ) 指定のポアレジスタ  $PRr$  にストアされているアドレスデータにより指定されるテーブルデータを Yレジスタに転送するテーブル参照命令で、 $\&\&\&\& \sim 7FFF$  番地にある 8 ビット単位のデータのうち下位 5 ビットのデータを Yレジスタに転送します。TBLQ A, (PRr) 命令と同様な動作によりテーブルデータ転送先がアキュムレータの代わりに 5 ビットの Yレジスタとなります。エンベロープデータの絶対値をテーブル参照する場合にこの命令を使用します。





TBL 1 A, (Rr) (Move Table Data to Accumulator)

$A \leftarrow (PRr)_1$        $STK \leftarrow PC + 1, \quad PC_{15} \leftarrow 1$   
 $PC_{cont4} \leftarrow RS(PRr)$

(r = 0 ~ 1FH)  $A \leftarrow n_{0-n7}, \text{ if } (PRr) = \text{EVEN}$   
 $A \leftarrow n_{8-n15}, \text{ if } (PRr) = \text{ODD}; \quad PC \leftarrow STK$

r(0~1FH)指定のrアドレス PRr にストアされているアドレスデータで指定されるテーブルデータをアキュムレータに転送するテーブル参照命令で、8000H~FFFFH番地にある8ビット単位のテーブルデータをアキュムレータに転送します。

TBL 0 A, (Rr) 命令と異なる点は 8000H~FFFFH番地のテーブルデータを参照する点だけです。1 chip型では PC<sub>12</sub>~PC<sub>15</sub>はありませんので TBL 0 A, (Rr) 命令と同一の動作をします。

TBL 1 X, (Rr) (Move Table Data to X Register)

$X \leftarrow (PRr)_1$        $STK \leftarrow PC + 1, \quad PC_{15} \leftarrow 1$   
 $PC_{contx} \leftarrow RS(PRr)$

(r = 0 ~ 1FH)  $X \leftarrow n_{0-n6}, TS \leftarrow n_7, \text{ if } (PRr) = \text{EVEN}$   
 $X \leftarrow n_{8-n12}, TS \leftarrow n_{15}, \text{ if } (PRr) = \text{ODD}; \quad PC \leftarrow STK$

r(0~1FH)指定のrアドレス PRr にストアされているアドレスデータで指定されるテーブルデータをXレジスタ及びトーン符号フリップフロップTSに転送するテーブル参照命令で 8000H~FFFFH番地にあるテーブルデータを転送します。

TBL 0 X, (Rr) 命令と異なる点は 8000~FFFFH番地のデータを参照する点だけです。1 chip型では PC<sub>12</sub>~PC<sub>15</sub>はありませんので TBL 0 X, (Rr) 命令と同一の動作をします。

TBL1 Y, (PRr) (Move Table Data to Y Register)

Y ← (PRr)      STK ← PC+1,      PC15 ← 1  
 (r = 0 ~ 1FH)      PC0~14 ← RS(PRr)  
 Y ← r0~4,      if (PRr) = EVEN  
 Y ← r8~12,      if (PRr) = ODD

Y (0~1FH) 指定のポレジスタ PRr にストアされているアドレスデータで指定される  
 テーブルデータを Y レジスタに転送するテーブル参照命令で、  
 8000H ~ FFFFH 番地にある 8 ビット単位のデータのうち下  
 位 5 ビットのデータを Y レジスタに転送します。  
 TBL0 Y, (PRr) 命令と異なる点は 8000H ~ FFFFH  
 番地のデータを参照する点だけです。1 chip 型では PC12 ~ PC15  
 はありませんので TBL0 Y, (PRr) 命令と同一な動作をします。

### 3.9 ジャンプ命令

JMP n (Direct Jump Within 4K Words Block)


PC0~11 ← n (n = 000 ~ FFFFH)

プログラムカウンタの下位 12 ビットに直接指定アドレス n (000 ~ FFFFH) をロードし、4K Words (1 ページ) 内をダイレクトジャンプします。PC12 ~ PC15 は変わりません。

#### ページジャンプ

JPP n (PC12~15 ← n) (n = 0 ~ F)

ページジャンプはプログラムカウンタ上位 4 ビットの PC12 ~ PC15 だけにページアドレス n (0 ~ F) をロードして、4K Words ブロック外、つまり他のページにジャンプします。アセンブラにおいてはページジャンプ命令はありませんが、マニュアル操作にてアセンブラを使用しない場合は本命令を使用できます。ROM の 64K Words 全領域へのページ変更だけを行ないます。PC0 ~ 11 は変わりませんのでページだけが変化することになります。PC0~11 はインクリメントされません。




例えば 0FFF 番地で JPP 1 命令を実行すると 1FFF 番地にページジャンプします。

# JMPA (Indirect Jump by Accumulator Contents)

$PC_{0\sim7} \leftarrow A$

アキュムレータの内容をプログラムカウンタ  $PC_{0\sim7}$  にロードしますので、アキュムレータの内容が指定する番地にジャンプします。プログラムカウンタ  $PC_{8\sim15}$  は変化しません。256単位毎のアドレス内でのジャンプになります。JMPA命令を実行する下位8ビットのアドレスとアキュムレータの内容が同一の場合はプログラムカウンタは止まったままになります。

ROMアドレス



# JMPFZ n (Jump if FLX is Zero and Reset FLX)

if  $FLX = 0$ ,  $PC_{0\sim7} \leftarrow n$ ;  $FLX \leftarrow 0$  ( $n = 0 \sim FFH$ )  
 if  $FLX = 1$ ,  $PC \leftarrow PC + 1$ ;

もし、フラグフリップフロップ  $FLX$  が 0 であればプログラムカウンタの下位  $PC_{0\sim7}$  に直接指定アドレスデータ ( $0 \sim FFH$ ) をロードし、256単位アドレス内でジャンプします。上位の  $PC_{8\sim15}$  はそのままです。

もし、フラグフリップフロップ  $FLX$  が 1 であればプログラムカウンタをインクリメントします。フラグフリップフロップをリセットします。

### 3.10 コール命令

CALL  $n$  (Call Subroutine)

$(SP) \leftarrow PC + 1,$   
 $SP \leftarrow SP + 1,$   
 $PC_{0\sim 11} \leftarrow n, \quad PC_{12\sim 15} \leftarrow \&$  ( $n = \&\&\& \sim FFFFH$ )

プログラムカウンタの内容をインクリメントしたデータをスタックポインタ  $SP$  で指定したデータメモリ中のスタックに退避させます。スタックポインタをインクリメントします。

プログラムカウンタ  $PC_{0\sim 11}$  に  $n$  ( $\&\&\& \sim FFFFH$ ) をロードし、 $PC_{12\sim 15}$  に  $\&$  をロードしますので  $\&$  ページ内にあるサブルーチンをコールします。

従って CALL  $n$  命令を使用してコールされるサブルーチンは必ず  $\&$  ページ (4k Words) 内、つまり  $\&\&\&\& \sim \&FFFFH$  番地に置いて下さい。

1 chip 型の場合は  $\&$  ページ以内ですので、その全アドレスに対してサブルーチンコールができます。

CALL  $\&$  ( $Rr$ ) (Indirect Call Subroutine by Table Data)

$(r = \& \sim 1FH)$   
 $STK \leftarrow PC + 1, \quad PC_{15} \leftarrow \&$   
 $PC_{0\sim 14} \leftarrow RS(PR_r)$   
 $(SP) \leftarrow STK$   
 $SP \leftarrow SP + 1$   
 $PC \leftarrow (PC)$



$r$  ( $\& \sim 1FH$ ) 指定のペアレジスタ  $PR_r$  にストアされているアドレスデータで、 $\&\&\&\& \sim 7FFFFH$  番地のプログラムデータメモリ (ROM) を指定し、その 16 ビット単位のテーブルデータを先頭番地とするサブルーチンをコールします。

1 マシンサイクル目にプログラムカウンタの内容をインクリメントして  $STK$  レジスタにストアし、プログラムカウンタ  $PC_{0\sim 14}$  に  $r$  ( $\& \sim 1FH$ ) 指定のペアレジスタの内容を 1 ビットライトシフトしてロードし、 $PC_{15}$  に  $\&$  をロードします。

2 マシンサイクル目に  $STK$  レジスタの内容、つまり復帰アドレスをスタックポインタ  $SP$  で指定されたデータメモリ中のスタックに退避させます。そしてスタックポインタ  $SP$  をインクリメントします。1 マシンサイクル目でロードされたプログラムカウンタでアドレス指定されたプログラム・データメモリ (ROM) の内容つまりテーブルデータ ( $PC$ ) ( $\&\&\&\& \sim FFFFFH$ ) をプログラムカウンタ  $PC$  にロードして、そのテーブルデータを先頭番地とするサブルーチンにジャンプします。

リターン命令の RET 命令又は RET S 命令によりコールされたサブルーチンから復帰して CALL  $\&$  ( $Rr$ ) 命令の次のアドレスに進みます。

(注) 本命令は割り込みプログラム中か、割り込みが絶対に入っていないプログラム中で実行するようにして下さい。



CALL 1 (R<sub>r</sub>) (Indirect Call Subroutine by Table Data)

(r = 0 ~ 1FH)

$STK \leftarrow PC + 1$ ,  $PC_{15} \leftarrow 1$   
 $PC_{0-14} \leftarrow RS(PR_r)$   
 $(SP) \leftarrow STK$   
 $SP \leftarrow SP + 1$   
 $PC \leftarrow (PC)$


r (0 ~ 1FH) 指定の r プレジスタ PR<sub>r</sub> にストアされているアドレスデータで 8000 ~ FFFF 番地のプログラムデータメモリ (ROM) を指定し、その 16 ビット単位のテーブルデータを先頭番地とするサブルーチンをコールします。

CALL 0 (R<sub>r</sub>) 命令と異なる点は 8000 ~ FFFF 番地の ROM のテーブルデータを参照してサブルーチンをコールする点だけです。

(注) CALL 1 (Rn) 命令も CALL 0 (Rr) 命令と同様に割り込みプログラム中か、絶対に割り込みが入、てこないプログラム中で実行して下さい。

ROMアドレス

### ROM MAP



# 3.12 その他の命令

## STF (Set Flag Q)

FLQ ← 1

フラグQのフリップフロップFLQをセットします。  
FLQのジマツジリセットはJMPFZ命令にて行ないます。


## OFF (Power OFF)

PWON ← 1

オープンドレイン構造のPWON端子をオフにして外付のPNPトランジスタをOFFに、電源端子のVDD端子に電流を供給させないように働らきVDD電源が切れてPower OFFモードになります。

PWON端子がオフになるには本命命令実行後のマシンサイクルからとなります。

Power ONモードにするにはAC端子を“L”にすると常にVDA電源が供給されているパワーコントロールラッチが反転し、PWONがオンになり、外付のPNPトランジスタがONし、VDD電源に電流を供給し、発振回路が発振し、プログラムカウンタがQなり、システムがリセットされます。完全に発振した後に、AC端子を“H”にするか、CRの積分回路にてHになるとQ蓄地よりプログラムがスタートします。



## NOP (NO Operation)

何の動作もせず1マシンサイクルを消費します。

# 3.13 算術論理演算命令

算術論理演算命令には主に次のようなものがあります

演算の種類	ス条 キ件 フ	ニーモニック			
		イメージ-データとの 演算	レジスタ間演算		
加算	キャリー-判定無し2進加算		ADI	AD	
	キャリー-判定有り2進加算	Ca	ADIS	ADS	
	減算	ボロ-判定無し2進減算		SBI	SB
		ボロ-判定有り2進減算	Bo	SBIS	SBS
	論理積	ビットテスト無し論理積		ANDI	AND
		ビットテスト有り論理積	Z	ANDIS	ANDS
		論理和		ORI	OR
		排他的論理和		EORI	EOR
	テスト	キャリーテスト (加算)	Ca	TADIC	TADC
		ボロテスト (減算)	Bo	TSBIC	TSBC
ゼロテスト (論理積)		Z	TANDIZ	TANDZ	
イコールテスト (減算)		=	TSBIZ	TSBZ	
ノットキャリーテスト (加算)		Ca	TADINC	TADNC	
ノットボロテスト (減算)		Bo	TSBINZ	TSBNC	
ノットゼロテスト (論理積)		Z	TANDINZ	TANDNZ	
ノットイコールテスト (減算)		キ	TSBINZ	TSBNZ	

3.13-1 表

演算 --- Destination ← Destination \* Source (No Skip Next Skip or Not)

テスト --- Destination \* Source (Next Skip or Not)

上の表の16種類があり、それぞれ Destination, Sourceは次の組合せです。

	Distnation (1st Operand)	Source (2nd Operand)	実行できる算術論理演算命令
イメージ データ レジスタ	アキュムレータ A	n (00~FF)	3.13-1 表の全命令
	データメモリ (H)	n (00~FF)	"
	データポイント H	n (00~3F)	"
	モードレジスタ MDI	n (0~7)	演算のみ (ADI~EORI)
	" MD	n (00~FF)	テストのみ (TADIC~TSBINZ)
	レジスタ Rr	n (0~F)	加算 (ADI, ADIS), 減算 (SBI, SBIS), テスト (TADIC, TSBIC, TADINC, TSBINC) 特殊加算命令 (ADIS, ADIMS) 特殊テスト命令 (TADIS) イメージ-データは4ビットで称 それを下位にして、上位4ビット を0にした0nHをソースデータ として8ビット演算を行なう。
レジスタ 間の 演算	アキュムレータ A	レジスタ Rr	3.13-1 表の全命令
	レジスタ Rr	アキュムレータ A	"
	アキュムレータ A	データメモリ (H)	"
	データメモリ (H)	アキュムレータ A	"



### 3.13.2 イミディエイト・データ 特殊算術演算命令

ADIS  $R_r, n$  (ADD Immediate Data to Lower 5 bits of Register)

$$R_{r_{out}} \leftarrow R_{r_{out}} + n$$

$$R_{r_{in}} \leftarrow R_{r_{in}}$$

$$(r = 0 \sim 1FH, n = 0 \sim F)$$

イミディエイト・データ  $r$  ( $0 \sim 1FH$ ) 指定のレジスタ  $R_r$  の下位 5 ビットの内容  $R_{r_{out}}$  に イミディエイト・データ  $n$  ( $0 \sim F$ ) を加算して、結果を  $R_{r_{out}}$  に入れます。5 ビット目のキャリー  $C_5$  を禁止して加算されますので、レジスタの上位 3 ビット  $R_{r_{in}}$  の内容は変わりません。

ADIMS  $R_r, n$  (ADD Immediate Data to Lower 5 bits or 6 bits of Register, Skip if Carry  $C_5$  or  $C_6$ )

If  $MD_0(64/32) = 0$ , ( $R_{r_{out}} \leftarrow R_{r_{out}} + n$ , Skip if 5th Carry  $C_5$   
 $R_{r_{in}} \leftarrow R_{r_{in}}$ )

If  $MD_0(64/32) = 1$ , ( $R_{r_{out}} \leftarrow R_{r_{out}} + n$ , Skip if 6th Carry  $C_6$   
 $R_{r_{in}} \leftarrow R_{r_{in}}$ )

$$(r = 0 \sim 1FH, n = 0 \sim F)$$

もしモードレジスタのうちの  $MD_0(64/32)$  が "0" ならば、イミディエイト・データ  $r$  ( $0 \sim 1FH$ ) 指定のレジスタ  $R_r$  の下位 5 ビットの内容  $R_{r_{out}}$  に イミディエイト・データ  $n$  ( $0 \sim F$ ) を 2 進加算し、 $R_{r_{out}}$  に入れます。5 ビット目のキャリーは禁止して加算されるので、レジスタ  $R_r$  の上位 3 ビット  $R_{r_{in}}$  は変わりません。そして 5 ビット目のキャリー  $C_5$  があればスキップします。

もしモードレジスタ  $MD_0(64/32)$  が "1" ならば、レジスタ  $R_r$  の下位 6 ビットの内容  $R_{r_{out}}$  に イミディエイト・データ  $n$  ( $0 \sim F$ ) を 2 進加算し、 $R_{r_{out}}$  に入れます。6 ビット目のキャリーは禁止されて加算されるので、レジスタ  $R_r$  の上位 2 ビット  $R_{r_{in}}$  は変わりません。そして 6 ビット目のキャリー  $C_6$  があればスキップします。

素形(トーン)波形アドレス歩進(+1,+2,+4,+8)に使用し、32分割か64分割かにFリ進数で扱います。

TADIS  $R_r, n$  (Test ADD Immediate to Lower 5 bits of Register. Skip if Carry  $C_5$ )

$R_r + n$ , Skip if 5th Carry.

$$(r = 0 \sim 1FH, n = 0 \sim F)$$

イミディエイト・データ  $r$  ( $0 \sim 1FH$ ) 指定のレジスタ  $R_r$  に イミディエイト・データ  $n$  ( $0 \sim F$ ) を試し加算し、もし 5 ビット目のキャリー  $C_5$  があればスキップします。